

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10189653 A

(43) Date of publication of application: 21.07.98

(51) Int. CI

H01L 21/60

(21) Application number: 08347363

(22) Date of filing: 26.12.96

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

TAKAHASHI KUNIAKI MURAKAMI ICHIKOU

(54) SEMICONDUCTOR ELEMENT AND CIRCUIT MODULE HAVING THIS SEMICONDUCTOR ELEMENT

(57) Abstract:


PROBLEM TO BE SOLVED: To obtain a semiconductor element, which can be easily subjected to flip chip-mounting to a circuit board and is suitable for high-density mounting, although the element is formed into such a constitution that electrodes are arranged on the center part of the element surface, by a method wherein support projections which come into contact with the circuit board are arranged on both sides, which hold the electrodes on the center part of the element surface between them, of the element surface opposing to the

SOLUTION: A plurality of electrodes 7, which are directly bonded to a circuit board, are arranged in line on the center part of an element surface 4a opposite to the circuit board of a semiconductor element 3. Moreover, at least one support projection 12 which comes into contact with the circuit board is arranged on the element surface 4a in such a way as to position on each of both sides, which hold the electrodes 7 between them, of the

element surface 4a. For example, four auxiliary electrodes 10a to 10d, which have the same form and size as those of electrodes 7, are respectively arranged at the four corner parts 5a to 5d of an element surface 4a. With a ball-shaped solder bump 11 formed on each electrode 7, ball-shaped solder bumps 12, which have

the same form and size as those of the bumps 11 and are used as support projects, are respectively formed on the electrodes 10a to 10d.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁 (JP) (12)公開特許公報 (A) (II)特許出願公開番号

特開平10-189653

(43)公開日 平成10年(1998)7月21日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/60

311

H01L 21/60

311

審査請求 未請求 請求項の数6 OL (全6頁)

(21)出願番号

特願平8-347363

(22)出願日

平成8年(1996)12月26日

(71)出額人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 高橋 邦明

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内

(72)発明者 村上 壱皇

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦 (外6名)

(54) 【発明の名称】半導体素子およびこの半導体素子を有する回路モジュール

(57) 【要約】

【課題】本発明は、素子面の中央部に電極を一列に並べ て配置したLOC構造でありながら、回路基板に容易に フリップチップ接続することができ、高密度な実装に好 適する半導体素子を得ることにある。

【解決手段】半導体素子3は、回路基板2と向かい合う 素子面4aを有し、この素子面の中央部に、回路基板に直 接接合される複数の電極7が一列に並べて配置されてい る。素子面には、上記電極を挟んだ両側に位置して、上 記回路基板に接する少なくとも一つの半田バンプ12が配 置されている。



【特許請求の範囲】

【請求項1】 回路基板と向かい合う素子面を有し、こ の素子面の中央部に上記回路基板に直接接合される複数 の電極を一列に並べて配置した半導体素子であって、 上記素子面に、上記電極を挟んだ両側に位置して、上記 回路基板に接する少なくとも一つの支持突起を配置した ことを特徴とする半導体素子。

【請求項2】 請求項1の記載において、上記素子面 は、四つの角部を有し、これら角部に夫々支持突起が配 置されていることを特徴とする半導体素子。

【請求項3】 請求項1の記載において、上記支持突起 は、上記素子面を平面的に見た場合に、三角形の頂点に 位置するような関係を有して配置されていることを特徴 とする半導体素子。

【請求項4】 請求項1の記載において、上記支持突起 は、電極としての機能を兼ねていることを特徴とする半 道体素子,

【請求項5】 回路基板と向かい合う素子面を有し、こ の素子面の中央部に上記回路基板に直接接合される複数 の電極を一列に並べて配置した半導体素子であって、 上記素子面に、上記電極を挟んだ両側に位置して、少な くとも一つの補助電極を配置し、これら補助電極に上記 回路基板に接合されるバンプを形成したことを特徴とす る半導体素子。

【請求項6】 回路基板と;この回路基板に実装され、 上記回路基板と向かい合う素子面を有するとともに、こ の素子面の中央部に上記回路基板に直接接合される複数 の電極を一列に並べて配置した半導体素子と;を備えて いる回路モジュールであって、

上記半導体素子の素子面に、上記電極を挾んだ両側に位 30 置して、上記回路基板に接する少なくとも一つの支持突 起を配置したことを特徴とする回路モジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ベアチップと称す る裸の半導体素子およびこの半導体素子を回路基板に実 装してなる回路モジュールに関する。

[0002]

【従来の技術】ポータブルコンピュータのような電子機 器では、大容量メモリーを構成するため、多数の半導体 40 起を配置したことを特徴としている。 素子を備えている。従来のメモリー用の半導体素子は、 回路基板と向かい合う素子面の周辺部に多数の電極が配 置されており、これら電極によって囲まれた領域にLS I回路が配置されている。そして、この半導体素子は、 回路基板にフリップチップ接続されている。

【0003】ところで、この種の半導体素子では、電極 によって取り囲まれた領域にLSI回路が配置されてい るため、半導体素子を小型化すると、LSI回路の領域 が狭くなる傾向にある。このことから、最近、上記電極 を素子面の中央部に一列に並べて配置し、LSI回路が 50 子は、素子面の四つの角部において回路基板に支持され

配置される領域を増やすようにした、いわゆるLOC (lead on chip) 構造の半導体素子が知られている。

【0004】LOC構造の半導体素子は、素子面の周辺 部に電極が存在しないために、この半導体素子を回路基 板にフリップチップ接続すると、この半導体素子の素子 面の周辺部を支えることができなくなり、半導体素子の 実装姿勢が不安定なものとなる。したがって、LOC構 造を採用した半導体素子は、上記電極をリードフレーム にワイヤーポンディングした後に、全体を封止用樹脂に 10 よってモールドし、一つのモジュールとしてパッケージ 化することが行なわれている。

【0005】そして、メモリー用のパッケージとして代 表的なSOJ(Small OutlineJ-leaded Package) では、 パッケージの両側縁部から複数のリードが突出されてお り、これらリードが回路基板上のパッドに半田付けされ るようになっている。

[0006]

【発明が解決しようとする課題】ところが、LOC構造 のバッケージは、半導体素子を封止用樹脂でモールドし 20 ているために、バッケージの形状が半導体素子よりも大 きなものとなる。しかも、パッケージの両側縁部から複 数のリードが突出しているために、半導体素子の大きさ に比べて、パッケージ・サイズが非常に大きなものとな

【0007】したがって、回路基板上でのパッケージの 占有面積が増大し、回路基板上の実装密度を高めること ができなくなるといった問題がある。本発明は、このよ うな事情にもとづいてなされたもので、素子面の中央部 に電極を一列に並べて配置した構成でありながら、回路 基板に容易にフリップチップ実装することができ、高密 度な実装に好適する半導体素子およびこの半導体素子を 有する回路モジュールを得ることにある。

【課題を解決するための手段】上記目的を達成するた め、請求項1に記載された半導体素子は、回路基板と向 かい合う素子面を有し、この素子面の中央部に上記回路 基板に直接接合される複数の電極を一列に並べて配置す るとともに、上記素子面に、上記電極を挟んだ両側に位 置して、上記回路基板に接する少なくとも一つの支持突

【0009】この構成によれば、電極を挟んだ両側に位 置する支持突起が半導体素子を支える一種の柱となるの で、半導体素子を回路基板に実装した際に、この半導体 素子の姿勢が安定する。そのため、半導体素子を回路基 板に容易にフリップチップ接続することができ、高密度 な実装を実現できる。

【0010】請求項2によれば、上記請求項1に記載さ れた素子面は、四つの角部を有し、これら角部に夫々支 持突起が配置されている。この構成によると、半導体素 るので、半導体素子を回路基板に実装した際の姿勢がよ り安定する。

【0011】請求項3によれば、上記請求項1に記載さ れた支持突起は、上記素子面を平面的に見た場合に、三 角形の頂点に位置するような関係を有して配置されてい る。この構成によると、半導体素子は、電極の周囲の三 点で回路基板に支持されるので、半導体素子を回路基板 に実装した際の姿勢が安定する。

【0012】請求項4によれば、上記請求項1に記載さ 構成によると、素子面に配置される電極の数が増すの で、素子面の中央部に配置される電極の配置間隔を広げ ることができ、回路基板への位置決めおよび実装を容易 に行なうことができる。

【0013】上記目的を達成するため、請求項5に記載 された半導体素子は、回路基板と向かい合う素子面を有 し、この素子面の中央部に上記回路基板に直接接合され る複数の電極を一列に並べて配置するとともに、上記素 子面に、上記電極を挾んだ両側に位置して、少なくとも 板に接合されるバンブを形成したことを特徴としてい

【0014】この構成によれば、素子面に補助電極を配 置することで、この補助電極に半導体素子を支える柱と なるバンプを形成することができる。このため、半導体 素子を回路基板に実装した際に、この半導体素子の姿勢 が安定し、素子面の中央部に電極を一列に並べた、いわ ゆるLOC構造を採用するにも拘らず、この半導体素子 を回路基板に容易にフリップチップ接続することができ

【0015】上記目的を達成するため、請求項6に記載 された回路モジュールは、回路基板と;この回路基板に 実装され、上記回路基板と向かい合う素子面を有すると ともに、この素子面の中央部に上記回路基板に直接接合 される複数の電極を一列に並べて配置した半導体素子 と:を備えている。

【0016】そして、上記半導体素子の素子面に、上記・ 電極を挾んだ両側に位置して、上記回路基板に接する少 なくとも一つの支持突起を配置したことを特徴としてい る。この構成によると、電極を挟んだ両側に位置する支 40 体素子3を支える一種の柱となっている。 持突起が半導体素子を支える一種の柱となるので、半導 体素子を回路基板に実装した際に、この半導体素子の姿 勢が安定する。そのため、半導体素子を回路基板に容易 にフリップチップ接続することができ、高密度な実装を 実現できる。

[0017]

【発明の実施の形態】以下本発明の第1の実施の形態 を、図1および図2にもとづいて説明する。図2は、ポ ータブルコンピュータのような電子機器に搭載される回 路モジュール1を示している。この回路モジュール1 は、回路基板2と、この回路基板2に実装されたメモリ 一用の半導体素子3とを備えている。

【0018】半導体素子3は、シリコン・ベース4を有 している。シリコン・ペース4は、回路基板2と向かい 合う平坦な素子面4 a を有し、この素子面4 a は、四つ の角部5a~5dを含む矩形状をなしている。

【0019】図1に示すように、素子面4aの中央部に

は、多数の電極7が互いに間隔を存して一列に並べて配 置されている。このシリコン・ベース4の素子面4a れた支持突起は、電極としての機能を兼ねている。この 10 は、上記電極7によって第1の回路エリア8 a と第2の 回路エリア8 b とに区画されており、これら回路エリア 8a,8bに、図示しないLSI回路を構成するアルミ ニウム製の配線が施されている。この配線は、上記電極 7に電気的に接続されている。そのため、上記半導体素 子3は、LOC構造をなしている。

【0020】表示面4aには、四つの補助電極10a~ 10 dが配置されている。補助電極10 a~10 dは、 上記電極7と同様の形状および大きさを有し、上記配線 に電気的に接続されている。これら補助電極10a~1 一つの補助電極を配置し、これら補助電極に上記回路基 20 0点は、表示面4aの四つの角部5a~5dに配置され ており、第1および第2の回路エリア8a, 8bへの張 り出しが極力少なく抑えられている。

> 【0021】そのため、第1ないし第4の補助電極10 a~10dは、電極7を挟んだ両側に二個づつ振り分け られており、これら補助電極IOa~IOdは、図1に 二点鎖線で示すように、四角形の頂点の位置関係を有し て配置されている。

【0022】各電極?には、ボール状の半田バンプ11 が形成されている。また、補助電極10a~10dに 30 は、支持突起としてのボール状の半田パンプ12が形成 されている。これら半田パンプ11、12は、互いに同 一の形状および大きさを有している。

【0023】図2に示すように、上記回路基板2は、半 導体素子3の実装部分に多数のパッド14を有してい る。パッド14は、上記半田バンブ11, 12に対応す るものであり、これらパッド14に半田バンプ11.1 2が半田付けされている。そのため、半導体素子3は、 回路基板2にフリップチップ接続されており、その素子 面4aの四つの角部5a~5dの半田ポール12が半導

【0024】なお、本実施の形態においては、半導体素 子3の素子面4aと回路基板2との間に、接着剤15が 充填されており、この接着剤15によって半田ポール1 1,12とパッド14との接続部分が補強されている。 【0025】このような構成によれば、半導体素子3の 素子面4aの四つの角部5a~5dに補助電極10a~ 10 dを配置し、これら補助電極10 a~10 dに半田 バンプ12を形成したので、半導体素子3を回路基板2 に実装した状態では、半田ポール12が半導体素子3の 50 周辺部を支える柱として機能する。そのため、半導体素

子3は、その素子面4aの中央部の電極7ばかりでな . く、素子面4aの周辺部の四箇所において回路基板2に 支持されることになる。

【0026】したがって、回路基板2に対する半導体素 子3の実装姿勢が安定し、電極7を素子面4aの中央部 に一列に並べたLOC構造を採用したにも拘らず、この 半導体素子3を回路基板2に容易にフリップチップ接続 することができる。

【0027】この結果、従来のパッケージに比べて回路 が可能となる。また、上記半導体素子3を支える半田バ ンプ12は、素子面4aの第1ないし第4の角部5a~ 5dに位置するので、LSI回路の配線が施される第1 および第2の回路エリア8a.8bへの張り出しを極力 少なく抑えることができる。そのため、第1および第2 の回路エリア8a、8bを充分に確保できるといった、 本来のLOC構造のメリットが損なわれずに済む。

【0028】さらに、第1ないし第4の補助電極10a ~10 dは、電極7と同様にシリコン・ベース4の配線 に接続されているので、素子面4aの第1ないし第4の 20 な関係を有して配置されている。 角部5a~5dに電極部分を分散して配置できる。その ため、素子面4aの中央部に配置される電極7の数を減 らして、その配置間隔を広げることができ、半導体素子 3を回路基板2にフリップチップ接続する上での作業性 を改善できる。

【0029】なお、本発明は、上記第1の実施の形態に 特定されるものではなく、図3に本発明の第2の実施の 形態を示す。この第2の実施の形態では、第2および第 4の補助電極10b, 10dが素子面4aの電極7を挾 ている。そのため、第1ないし第4の補助電極10a~ 10 dは、図3に二点鎖線で示すように、平行四辺形の 頂点に位置するような関係を有して配置されている。

【0030】このような構成においても、素子面4aの 周辺部の四箇所で半導体素子3を支えることができ、半 導体素子3の姿勢が安定する。また、図4は、本発明の 第3の実施の形態を開示している。

[0031] この第3の実施の形態は、素子面4aに第 1ないし第3の三つの補助電極10a~10cを配置し たものである。第1の補助電極10 aは、素子面4 aの 40 とができる。 一側部において、その長手方向の中央部に配置されてい る。第2および第3の補助電極10b,10cは、第1 の補助電極10aとは電極7を挟んだ反対側に位置する 第2および第3の角部5b,5cに配置されている。そ して、第1ないし第3の補助電極10aは、図4に二点 鎖線で示すように、三角形の頂点に位置するような関係 を有して配置されている。

【0032】このような構成によると、半導体素子3の 素子面4 a の周辺部を、三角形の頂点の位置で支えるこ

発明の第4の実施の形態を開示している。

【0033】この第4の実施の形態では、第1の補助電 極10aが素子面4aの第1の角部5aに配置されてお り、それ以外の構成は上記第3の実施の形態と同様であ る。この構成においても、半導体素子3の素子面4aの 周辺部を、三角形の頂点の位置関係で支えることがで き、半導体素子3の姿勢が安定する。

【0034】さらに、図6は、本発明の第5の実施の形 態を開示している。この第5の実施の形態は、素子面4 基板2を占有する面積が少なくなり、より高密度な実装 10 aに第1および第2の二つの補助電極10a.10bを 配置したものである。第1の補助電極10 aは、素子面 4 a の第1の角部5 a に配置され、第2の補助電極10 bは、素子面4aの第2の角部5bに配置されている。 これら第1および第2の補助電極10a, 10bは、素 子面4aの長手方向に沿う一端部において、電極7を挟 んで互いに向かい合っている。そのため、図6に二点鎖 線で示すように、第1および第2の補助電極10a.1 0 bと、これら補助電極10a, 10 bとは反対側の端 部に位置する電極7とは、三角形の頂点に位置するよう

> 【0035】このような構成によると、素子面4aの周 辺部の三箇所で半導体素子3を支えることができる。そ のため、第1および第2の二つの補助電極10a, 10 bで半導体素子3を安定して支えることができるととも に、素子面4aの第3および第4の角部5c,5dの隅 々まで第1および第2の拡張エリア8a,8bとして利 用することができる。

【0036】また、図7は、本発明の第6の実施の形態 を開示している。この第6の実施の形態では、第1およ んだ両側部において、その長手方向の中央部に配置され 30 び第2の補助電極10a,10bが電極7を挟んで対向 し合う素子面4aの両側部において、その長手方向の中 央部に配置されている。

> 【0037】この構成によると、第1および第2の補助 電極10a, 10bと、両端の電極7とが、図7に二点 鎖線で示すように四角形の頂点に位置するような関係と なり、素子面4aの周辺部の四箇所で半導体素子3を支 えることができる。そのため、上記第5の実施の形態と 同様に、第1および第2の二つの補助電極10a,10 bを付加するだけで、半導体素子3を安定して支えるこ

> 【0038】それとともに、素子面4aの第1ないし第 4の角部5a~5dの隅々まで第1および第2の拡張工 リア8a、8bとして利用することができ、LOC構造 の本来のメリットを充分に生かすことができる。

> 【0039】なお、上記各実施の形態では、電気的な導 通機能を有する補助電極に半田バンプを形成したが、上 記補助電極を電気的な導通機能を有しない、いわゆるダ ミー電極とし、これらダミー電極に半田バンプを形成し ても良い。

とができ、半導体素子3の姿勢が安定する。図5は、本 50 【0040】また、半田バンプの形状もボール状に特定

されず、例えばきのこ状あるいはピン状であっても良 い。さらに、上記実施例では、補助電極に半田バンプを 形成し、この半田バンプを支持突起として利用したが、 本発明はこれに限らず、半田バンプの代わりに補助電極 に金、銅、ニッケルあるいは半田のメッキを施すこと で、この補助電極上にメッキ層を積層し、このメッキ層 を支持突起として利用するようにしても良い。同様に、 半導体素子の電極にしても、半田バンプを介して回路基 板上のパッドに接合されるものに特定されず、この半田 バンプに代えてメッキ層を形成し、このメッキ層を回路 10 基板上のパッドに半田付けするようにしても良い。

【0041】また、半田バンプのに代わりに、電極およ び補助電極にワイヤボンダを用いて金パンプを形成し、 この金バンプを回路基板上のパッドに半田付けするよう にしても良い。

[0042]

【発明の効果】以上詳述した本発明によれば、電極を挟 んだ両側の支持突起が半導体素子を支える一種の柱とし て機能するので、この半導体素子の姿勢が安定し、LO C構造の半導体素子を回路基板に容易にフリップチップ 20 4 a … 素子面 接続することができる。したがって、従来のパッケージ に比べて回路基板を占有する面積が少なくて済み、より 高密度な実装が可能となる。

[図1]

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体素子の 斜視図。

【図2】回路基板に半導体素子を実装した状態を示す回 路モジュールの断面図。

【図3】本発明の第2の実施の形態に係る半導体素子の 斜視図。

【図4】本発明の第3の実施の形態に係る半導体素子の 斜視図。

【図5】本発明の第4の実施の形態に係る半導体素子の 斜視図。

【図6】本発明の第5の実施の形態に係る半導体素子の 斜視図。

【図7】本発明の第6の実施の形態に係る半導体素子の 斜視図。

【符号の説明】


1…回路モジュール

2 …回路基板


3 … 半導体素子

7 …電極

12…支持突起(半田バンプ)







[図3]

